邏輯與計(jì)算機(jī)設(shè)計(jì)基礎(chǔ)(第5版)

邏輯與計(jì)算機(jī)設(shè)計(jì)基礎(chǔ)pdf是一套完整版的計(jì)算機(jī)學(xué)習(xí)電子課本。全書(shū)一共分為了12個(gè)章節(jié)內(nèi)容，語(yǔ)言通俗易懂，不管是作為高等學(xué)院學(xué)生自學(xué)還是教師授課研究使用都是不錯(cuò)的選擇！快來(lái)綠色資源網(wǎng)下載吧！

圖書(shū)介紹

《邏輯與計(jì)算機(jī)設(shè)計(jì)基礎(chǔ)》以通用計(jì)算機(jī)為線索，由淺入深地講解了邏輯設(shè)計(jì)、數(shù)字系統(tǒng)設(shè)計(jì)和計(jì)算機(jī)設(shè)計(jì)。

第1——4章為邏輯設(shè)計(jì)，包括數(shù)字系統(tǒng)與信息、硬件描述語(yǔ)言和組合邏輯電路、組合邏輯設(shè)計(jì)以及時(shí)序電路；

第5——7章為數(shù)字系統(tǒng)設(shè)計(jì)，包括數(shù)字硬件實(shí)現(xiàn)技術(shù)、測(cè)試與驗(yàn)證對(duì)設(shè)計(jì)成本的影響、寄存器與寄存器傳輸以及存儲(chǔ)器基礎(chǔ)；

第8——12章為計(jì)算機(jī)設(shè)計(jì)，包括計(jì)算機(jī)設(shè)計(jì)基礎(chǔ)、指令集結(jié)構(gòu)、RISC與CISC中央處理器、輸入輸出與通道，以及存儲(chǔ)系統(tǒng)。

書(shū)中附有60多個(gè)主要來(lái)自現(xiàn)代日常生活中產(chǎn)品設(shè)計(jì)的真實(shí)例子和問(wèn)題，可以激發(fā)讀者的學(xué)習(xí)興趣。本書(shū)強(qiáng)調(diào)硬件描述語(yǔ)言在教學(xué)中的重要性，不僅可以作為計(jì)算機(jī)科學(xué)、計(jì)算機(jī)工程、電子技術(shù)、機(jī)電一體化等專業(yè)學(xué)生學(xué)習(xí)硬件的一本絕佳教材，也可以作為弱電類工程師和計(jì)算機(jī)科學(xué)工作者的理想?yún)⒖紩?shū)籍。

邏輯與計(jì)算機(jī)設(shè)計(jì)基礎(chǔ)電子書(shū)目錄

Logic and Computer Design Fundamentals

出版者的話

譯者序

前言

第1章　數(shù)字系統(tǒng)與信息1

1.1　信息表示2

1.1.1　數(shù)字計(jì)算機(jī)3

1.1.2　其他計(jì)算機(jī)4

1.1.3　通用計(jì)算機(jī)的進(jìn)一步說(shuō)明7

1.2　計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的抽象層次8

1.3　數(shù)制10

1.3.1　二進(jìn)制11

1.3.2　八進(jìn)制與十六進(jìn)制12

1.3.3　數(shù)字范圍13

1.4　算術(shù)運(yùn)算14

1.5　十進(jìn)制編碼17

1.6　字符編碼18

1.6.1　ASCII字符編碼18

1.6.2　校驗(yàn)位21

1.7　格雷碼22

1.8　本章小結(jié)23

參考文獻(xiàn)24

習(xí)題24

第2章　組合邏輯電路27

2.1　二值邏輯和邏輯門27

2.1.1　二值邏輯28

2.1.2　邏輯門29

2.1.3　用硬件描述語(yǔ)言表示邏輯門32

2.2　布爾代數(shù)33

2.2.1　布爾代數(shù)的基本恒等式34

2.2.2　代數(shù)運(yùn)算36

2.2.3　反函數(shù)38

2.3　標(biāo)準(zhǔn)形式39

2.3.1　最小項(xiàng)和最大項(xiàng)39

2.3.2　積之和42

2.3.3　和之積43

2.4　兩級(jí)電路的優(yōu)化43

2.4.1　成本標(biāo)準(zhǔn)44

2.4.2　卡諾圖結(jié)構(gòu)45

2.4.3　二變量卡諾圖47

2.4.4　三變量卡諾圖48

2.5　卡諾圖的化簡(jiǎn)50

2.5.1　質(zhì)主蘊(yùn)涵項(xiàng)50

2.5.2　非質(zhì)主蘊(yùn)涵項(xiàng)51

2.5.3　和之積優(yōu)化52

2.5.4　無(wú)關(guān)最小項(xiàng)53

2.6　異或操作和異或門55

2.7　門的傳播延遲56

2.8　硬件描述語(yǔ)言簡(jiǎn)介58

2.9　硬件描述語(yǔ)言—VHDL60

2.10　硬件描述語(yǔ)言—Verilog67

2.11　本章小結(jié)72

參考文獻(xiàn)72

習(xí)題72

第3章　組合邏輯電路的設(shè)計(jì)79

3.1　開(kāi)始分層設(shè)計(jì)79

3.2　工藝映射82

3.3　組合功能模塊85

3.4　基本邏輯函數(shù)85

3.4.1　定值、傳遞和取反85

3.4.2　多位函數(shù)86

3.4.3　使能87

3.5　譯碼89

3.5.1　譯碼器和使能結(jié)合92

3.5.2　基于譯碼器的組合電路95

3.6　編碼96

3.6.1　優(yōu)先編碼器96

3.6.2　編碼器的擴(kuò)展98

3.7　選擇98

3.7.1　多路復(fù)用器98

3.7.2　基于多路復(fù)用器的組合電路105

3.8　迭代組合電路109

3.9　二進(jìn)制加法器110

3.9.1　半加器110

3.9.2　全加器110

3.9.3　二進(jìn)制行波進(jìn)位加法器111

3.10　二進(jìn)制減法112

3.10.1　補(bǔ)碼114

3.10.2　采用補(bǔ)碼的二進(jìn)制減法115

3.11　二進(jìn)制加減法器115

3.11.1　有符號(hào)的二進(jìn)制數(shù)116

3.11.2　有符號(hào)二進(jìn)制數(shù)的加法與減法118

3.11.3　溢出119

3.11.4　加法器的HDL模型121

3.11.5　行為描述122

3.12　其他的算術(shù)功能模塊124

3.12.1　壓縮125

3.12.2　遞增126

3.12.3　遞減127

3.12.4　常數(shù)乘法127

3.12.5　常數(shù)除法127

3.12.6　零填充與符號(hào)擴(kuò)展127

3.13　本章小結(jié)128

參考文獻(xiàn)129

習(xí)題129

......

邏輯與計(jì)算機(jī)設(shè)計(jì)基礎(chǔ)pdf內(nèi)容特點(diǎn)

第1章的更新包括對(duì)計(jì)算機(jī)系統(tǒng)抽象層次的討論，以及它們的作用，還簡(jiǎn)要介紹了數(shù)字設(shè)計(jì)的過(guò)程。為加強(qiáng)國(guó)際化，第1章還有一些關(guān)于字符編碼的新內(nèi)容。

本書(shū)在第2章就開(kāi)始介紹硬件描述語(yǔ)言（HDL），比以前的版本更早。對(duì)于涉及組合和時(shí)序邏輯設(shè)計(jì)的章節(jié)，都會(huì)給出電路的HDL描述以及邏輯框圖與狀態(tài)圖，從而表明在當(dāng)代數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐中HDL變得日益重要。關(guān)于傳播延遲（數(shù)字系統(tǒng)基本的一階設(shè)計(jì)約束）的內(nèi)容已經(jīng)移到了第2章。

第3章結(jié)合原來(lái)第3章中有關(guān)功能模塊的內(nèi)容和原來(lái)第4章中有關(guān)算術(shù)電路模塊的內(nèi)容，展現(xiàn)一組常見(jiàn)的組合邏輯功能模塊，這些功能模塊的HDL模型在本章隨處可見(jiàn)。第3章介紹分層設(shè)計(jì)的概念。

時(shí)序電路出現(xiàn)在第4章。這一章包括原來(lái)第5章中對(duì)設(shè)計(jì)過(guò)程的描述和原來(lái)第6章中的時(shí)序電路定時(shí)、輸入同步和亞穩(wěn)態(tài)的相關(guān)知識(shí)。有關(guān)JK觸發(fā)器和T觸發(fā)器的描述放到了教材的配套網(wǎng)站上。

第5章討論一些與數(shù)字硬件實(shí)現(xiàn)相關(guān)的話題，包括互補(bǔ)金屬氧化物（CMOS）門和可編程邏輯的設(shè)計(jì)。除包含原來(lái)第6章中的大部分內(nèi)容外，現(xiàn)在的第5章還簡(jiǎn)要地介紹了測(cè)試與驗(yàn)證對(duì)設(shè)計(jì)成本的影響。由于使用本教材的很多課程都用現(xiàn)場(chǎng)可編程門陣列（FPGA）來(lái)進(jìn)行實(shí)驗(yàn)練習(xí)，所以我們對(duì)FPGA的敘述進(jìn)行了擴(kuò)充，通過(guò)一個(gè)簡(jiǎn)單的、基本的FPGA結(jié)構(gòu)來(lái)講解許多商用FPGA系列中都會(huì)出現(xiàn)的基本可編程元器件 。

剩下的章節(jié)（包括計(jì)算機(jī)設(shè)計(jì)在內(nèi)）已經(jīng)進(jìn)行了更新，以便反映從上一個(gè)版本以來(lái)出現(xiàn)的最新變化。重要的更新包括將高阻緩沖器從原來(lái)的第2章移動(dòng)到6.8節(jié)中，以及在第9章增加了如何在高級(jí)語(yǔ)言中用過(guò)程調(diào)用和返回來(lái)實(shí)現(xiàn)函數(shù)調(diào)用的相關(guān)討論。