cadence spb 17.2

cadence17.2其全稱是Cadence Allegro SPB Orcad17.2，這是一款專業(yè)的電路仿真軟件，這款軟件功能強大，應用廣泛，使用簡單方便，需要的朋友歡迎來綠色資源網(wǎng)下載使用！

cadence spb 17.2介紹

cadence spb 17.2涵蓋了電子設計的整個流程，包括系統(tǒng)級設計，功能驗證，IC綜合及布局布線，模擬、混合信號及射頻IC設計，全定制集成電路設計，IC物理驗證，pcb設計和硬件仿真建模等。同時，Cadence公司還提供設計方法學服務，幫助客戶優(yōu)化其設計流程；提供設計外包服務，協(xié)助客戶進入新的市場領域。

cadence17.2功能特色

板級電路設計系統(tǒng)

包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設計，pcb編輯和自動布局布線mcm電路設計、高速pcb版圖的設計仿真等等。

Alta系統(tǒng)級無線設計

這一塊的產(chǎn)品主要是應用于網(wǎng)絡方面的，我個人以為。尤其是它包括有一套的gsm模型，很容易搞cdma等等之類的東西的開發(fā)。但是我覺得做信號處理和圖象處理也可以用它，因為它里面內(nèi)的spw太牛了，至少是看起來是，spw最牛的地方就是和hds的接口，和matlab的接口。matlab里面的很多模型可以直接調(diào)入spw，然后用hds生成c語言仿真代碼或者是hdl語言仿真代碼。

時序驅(qū)動的深亞微米設計

這部分是底層設計的軟件。底層設計的工作我感覺是細活，來來回回是需要走很多次重復的流程的。在以前的設計流程中( .6um及其以上 )，一般情況下對于連線延時是可以不用考慮，或是說它們對設計的影響不算很大。在設計完成后，做一下pex，然后仿真一下，小設計的話，多半是可以通過的。

全定制ic設計工具

Virtuoso Schematic Composer : IC Design Entry 它是可以進行混合輸入的原理圖輸入方式。支持 vhdl/hdl語言的文本輸入。

邏輯設計規(guī)劃器

這是用于設計早期的規(guī)劃工具。其主要用途是延時預測、生成供綜合工具使用的線路負載模型。這個工具是用來在物理設計的早期象邏輯設計者提供設計的物理信息。

物理設計規(guī)劃器

物理設計的前期規(guī)劃。對于大型設計而言，物理設計的前期規(guī)劃非常重要。很多流程中，在前期的物理規(guī)劃(floorplan)結(jié)束后，就需要一次反標驗證設計的時序。

cadence spb 17.2特點

1.擁有系統(tǒng)級設計，功能驗證，IC綜合及布局布線。

2.擁有模擬、混合信號及射頻IC設計，全定制集成電路設計。

3.擁有IC物理驗證，PCB設計和硬件仿真建模等功能。

4.擁有文件，安裝后就可以進行電子的設計和開發(fā)了。

5.系統(tǒng)互連平臺能夠跨集成電路、封裝和PCB協(xié)同設計高性能互連。

6.應用平臺的協(xié)同設計方法，工程師可以迅速優(yōu)化I/O緩沖器之間和跨集成電路、封裝和PCB的系統(tǒng)互聯(lián)。

7.該方法能避免硬件返工并降低硬件成本和縮短設計周期。

8.約束驅(qū)動的Allegro流程包括高級功能用于設計捕捉、信號完整性和物理實現(xiàn)。

9.由于它還得到Cadence Encounter與Virtuoso平臺的支持。

10.Allegro協(xié)同設計方法使得高效的設計鏈協(xié)同成為現(xiàn)實。