賽靈思Xilinx ISE 9.1i

Xilinx ISE 9.1i是繼Xilinx ISE 9.1之后新推出的一款硬件設(shè)計(jì)軟件。本軟件相比較。1功能更加完善。在汽車系統(tǒng)開發(fā)過程中可以設(shè)計(jì)動(dòng)態(tài)圖像，具備源代碼控制以及TCL命令窗口功能。需要的用戶歡迎在綠色資源網(wǎng)下載使用。

軟件特色

1.生產(chǎn)率：推出了新 SmartCompile技術(shù)

2.功耗：動(dòng)態(tài)功耗平均降低 10%

3.性能：比現(xiàn)有競(jìng)爭(zhēng)解決方案平均快 30%

xilinx ise 9.1i圖文安裝教程：

Xilinx ISE 9.1i功能介紹

1.新的Tcl命令窗口：新的 Tcl 窗口讓用戶能夠在 ISE 圖形環(huán)境和命令行之間輕松實(shí)現(xiàn)導(dǎo)航。

2.源代碼控制性能：使得用戶能夠快速而又輕松地識(shí)別與其設(shè)計(jì)的已知版本相關(guān)的文件。 然后，他們可以導(dǎo)出重新生成具有*相同源和設(shè)置的項(xiàng)目所需的源文件與腳本。

3.集成式時(shí)序收斂環(huán)境：在 ISE 9.1i 中對(duì)集成式時(shí)序收斂環(huán)境進(jìn)行了擴(kuò)展 PACE、時(shí)序分析器、約束編輯器和布局規(guī)劃器窗口的整合實(shí)現(xiàn)了這些窗口與 ISE 設(shè)計(jì)總結(jié)之間的交叉探測(cè)。

4.動(dòng)態(tài)功耗平均降低10%，先進(jìn)的綜合和實(shí)現(xiàn)算法將動(dòng)態(tài)功耗降低了10%，免費(fèi)的、可下載的、領(lǐng)先的 Xilinx FPGA的XPower估計(jì)器電子數(shù)據(jù)表讓用戶能夠利用器件專用電子數(shù)據(jù)表工具快速而輕松地估計(jì)其項(xiàng)目的功耗。

5.ISE 9.1i 設(shè)計(jì)工具內(nèi)的特性基于 ISE Fmax 技術(shù)的性能，專門用于為基于 Virtex-5 的、高密度、高性能設(shè)計(jì)提供無可比擬的性能和時(shí)序收斂結(jié)果。 ISE 9.1i 集成式時(shí)序收斂流程整合了增強(qiáng)型物理綜合優(yōu)化，提供了最佳的時(shí)鐘布局、更好的封裝和時(shí)序收斂映射，從而獲得了更高質(zhì)量的結(jié)果。

Xilinx ISE 9.1相關(guān)信息：

Xilinx ISE 9.1 終于于2007.3月釋放。業(yè)界最完整的可編程邏輯設(shè)計(jì)解決方案，用于實(shí)現(xiàn)最優(yōu)性能、功率管理、降低成本和提高生產(chǎn)率。 ISE 9.1i 利用新 SmartCompile 技術(shù)，來幫助用戶在更少的時(shí)間內(nèi)實(shí)現(xiàn)業(yè)內(nèi)最快速的 FPGA 性能！ISE? 9.1i 是 Xilinx 最新推出的業(yè)內(nèi)領(lǐng)先的設(shè)計(jì)工具，其性能比競(jìng)爭(zhēng)解決方案平均快 30%。 新 SmartCompile 技術(shù)讓您能夠更快、更輕松地實(shí)現(xiàn)時(shí)序收斂。

賽靈思公司（Xilinx, Inc）2007推出業(yè)界應(yīng)用最廣泛的集成軟件環(huán)境（ISE?）設(shè)計(jì)套件的最新版本ISE 9.1i。新版本專門為滿足業(yè)界當(dāng)前面臨的主要設(shè)計(jì)挑戰(zhàn)而優(yōu)化，這些挑戰(zhàn)包括時(shí)序收斂、設(shè)計(jì)人員生產(chǎn)力和設(shè)計(jì)功耗。除了運(yùn)行速度提高2.5倍以外，ISE 9.1i還新采用了SmartCompile 技術(shù)，因而可在確保設(shè)計(jì)中未變更部分實(shí)施結(jié)果的同時(shí)，將硬件實(shí)現(xiàn)的速度再提高多達(dá)6倍。同時(shí)，ISE 9.1i還優(yōu)化了其最新65nm Virtex?-5 平臺(tái)獨(dú)特的ExpressFabric?技術(shù)，可提供比競(jìng)爭(zhēng)對(duì)手的解決方案平均高出30%的性能指標(biāo)。對(duì)于功耗敏感的應(yīng)用， ISE 9.1i還可將動(dòng)態(tài)功耗平均降低10%。

這一革命性的技術(shù)得益于賽靈思Synplicity超高容量時(shí)序收斂工作組（Xilinx-Synplicity Ultra High-Capacity Timing Closure Task Force）的工作成果。該技術(shù)提供了業(yè)界領(lǐng)先的生產(chǎn)力提升能力，可保證最快的時(shí)序收斂路徑，并且優(yōu)化了賽靈思領(lǐng)先的Virtex? 系列和Spartan?-3 新一代 FPGA器件產(chǎn)品的功耗和性能。

“對(duì)于少許設(shè)計(jì)更改來說，特別是在設(shè)計(jì)周期的后期，快速的設(shè)計(jì)實(shí)施速度和可預(yù)測(cè)的時(shí)序結(jié)果極為重要。”領(lǐng)先的定制汽車系統(tǒng)供應(yīng)商德國Harmon/Becker 汽車系統(tǒng)有限公司負(fù)責(zé)制圖平臺(tái)的高級(jí)技術(shù)專家Jochen Frensch說：“對(duì)于較小的設(shè)計(jì)變更，XST （Xilinx Synthesis Technology） 的綜合技術(shù)可保留設(shè)計(jì)未改變部分的名稱，而SmartGuide技術(shù)在實(shí)施過程中可保持高達(dá)99%的設(shè)計(jì)實(shí)現(xiàn)不變，因此我們可以發(fā)現(xiàn)實(shí)施的運(yùn)行速度越來越快。ISE 9.1i中新采用的SmartGuide技術(shù)提供了巨大的優(yōu)勢(shì)?！?/p>