ModelSim SE最新版

ModelSim SE 10.4是由Mentor公司推出的一款HDL語(yǔ)言仿真軟件。軟件功能強(qiáng)大，是同類(lèi)軟件中最優(yōu)秀的一款，有需要此軟件的用戶快來(lái)綠色資源網(wǎng)下載吧。

ModelSim SE軟件簡(jiǎn)介：

Modelsim是一款專(zhuān)業(yè)的HDL語(yǔ)言仿真軟件。其為用戶提供了一套完善的仿真環(huán)境，能夠幫助廣大開(kāi)發(fā)人員實(shí)現(xiàn)混合仿真，與此同時(shí)，其還具備項(xiàng)目管理、SystemVerilog設(shè)計(jì)、編譯等多種強(qiáng)大的功能，深受用戶的青睞。

該版本全面支持VHDL和Verilog語(yǔ)言的IEEE 標(biāo)準(zhǔn)，支持C/C++功能調(diào)用和調(diào)試e-level）的代碼。

Modelsim能提供友好的仿真環(huán)境還有業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器，采用直接優(yōu)化的編譯技術(shù)、TCL/Tk技術(shù)和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺(tái)無(wú)關(guān)，便于保護(hù)IP核，個(gè)性化的圖形界面和用戶接口，為用戶加快調(diào)錯(cuò)提供強(qiáng)有力的手段，是FPGA/ASIC設(shè)計(jì)的首選仿真軟件

ModelSim SE功能特色：

RTL和門(mén)級(jí)優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速度快，跨平臺(tái)跨版本仿真；

單內(nèi)核VHDL和Verilog混合仿真；

源代碼模版和助手，項(xiàng)目管理；

集成了性能分析、波形比較、代碼覆蓋、數(shù)據(jù)流ChaseX、Signal Spy、虛擬對(duì)象Virtual Object、Memory窗口、Assertion窗口、源碼窗口顯示信號(hào)值、信號(hào)條件斷點(diǎn)等眾多調(diào)試功能；

C和Tcl/Tk接口，C調(diào)試；

對(duì)SystemC的直接支持，和HDL任意混合；

支持SystemVerilog的設(shè)計(jì)功能；

對(duì)系統(tǒng)級(jí)描述語(yǔ)言的最全面支持，SystemVerilog，SystemC，PSL；

ASIC Sign off。

可以單獨(dú)或同時(shí)進(jìn)行行為（behavioral）、RTL級(jí)、和門(mén)級(jí)（gate-level）的代碼。